

Soluzione della prova scritta di Fondamenti di Elettronica

del 22 luglio 2015, parte digitale

- 1) La capacità di ingresso dell'invertitore ad area minima è:

$$C_i = (S_n + S_p) \cdot C_{M1} = 1.8fF$$

essendo $C_{M1} = (C_{OX}L_{MIN}^2 + 2C_{GSO}L_{MIN}) = 0.6fF$ e $S_n=1$ $S_p=\varepsilon=2$.

Il ritardo di tale invertitore che carica una capacità C_{in} vale:

$$t_{p0} = \frac{2C_{in}}{\beta'_n V_{DD}} F(V_T/V_{DD}) = 14ps$$

con $F=2.09$

- 2) Ogni stadio ritarda t_{p0} per il rapporto tra capacità di uscita e di ingresso, quindi:

$$t_p = t_{p0} \left(u + \frac{9}{u} + \frac{C_L}{9C_{in}} \right)$$

la minimizzazione fornisce

$$u = \sqrt{9} = 3$$

da cui $t_p=255ps$

- 3) Abbiamo

$$P_D = (C_L + 3C_{in} + 9C_{in})V_{DD}^2 f_{CK} P_{in} (1 - P_{in}) = 57\mu W$$

dove $P_{in}=0.2$

- 4) Ricordare che per il MOSFET di tipo n il source è il potenziale più basso, mentre per quello di tipo p è il più alto. Quindi

	V_{DS}	V_{GS}	regione	corrente
a	2V	1V	saturo	54 μA
b	0.1V	0.5V	confine saturo/triodo	1.5 μA
c	2V	0.5V	saturo	1.5 μA
d	-0.4V	-0.5V	saturo	0.75 μA
e	-0.6V	-0.6V	saturo	3 μA

Nel caso del pMOS i valori delle tensioni sono negativi, ma vengono inseriti come positivi nella formula della corrente dato che $V_{SD}=-V_{DS}$ e $V_{SG}=-V_{GS}$.